**《数字系统设计》课程教学大纲**

|  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| **课程名称：数字系统设计** | | | | | **课程类别（必修/选修）：选修** | | | | |
| **课程英文名称：Digital System Design** | | | | | | | | | |
| **总学时/周学时/学分：48/3/3** | | | | | **其中实验/实践学时：0** | | | | |
| **先修课程：无** | | | | | | | | | |
| **授课时间：1至16周，周三 9-11节** | | | | | **授课地点：6#1** | | | | |
| **授课对象：2017 级计算机科学与技术系(跨境电商)1班** | | | | | | | | | |
| **开课学院：粤台产业科技学院** | | | | | | | | | |
| **任课教师姓名/职称：林明灶 / 副教授** | | | | | | | | | |
| **答疑时间、地点与方式：课前、课间和课后；教室；网络、交流。** | | | | | | | | | |
| **课程考核方式：**开卷（）闭卷（√）课程论文（）其它 | | | | | | | | | |
| **使用教材：《数字设计与Verilog实现》，徐志军，电子工业出版社。**  **教学参考资料：1. 各精品资源共享课网站。** | | | | | | | | | |
| **课程简介：**  **本课程系统介绍数字电路设计，旨在教会学生关于数字设计的基本概念。数字系统和二进制数、布尔代数与逻辑门、门级最小化，组合逻辑、同步时序逻辑、寄存器和计数器、存储器和可编程逻辑设备、寄存器传输级设计、异步时序逻辑、数字集成电路、标准IC和FPGA实验、标准图形符号等。** | | | | | | | | | |
| **课程教学目标**  **1. 运用数字设计的基础课程以及CMOS电路。**  **2. 培养学生（1）布尔逻辑， （2）逻辑门， （3）同步有限状态机， (4) 数据通路控制器分析问题的能力。** | | | | | | **本课程与学生核心能力培养之间的关联(授课对象为理工科专业学生的课程填写此栏）：**  **☑核心能力1.** 具有运用数学、基础科学及计算机科学与技术相关知识的能力**；**  **□核心能力2.** 具有计算机软件开发与数据搜寻分析解释的能力**；**  **☑核心能力3.** 具有计算器软件工程技术应用、数据搜集分析应用跨境电商运营知识与技能、及大数据技术的专业所需的技术、技能和使用软硬件辅助工具的能力**；**  **□核心能力4.** 具有编程设计能力并能应用计算器与数据分析科技来辅助、及大数据技术分析，促进跨境电商运营的能力**；**  **□核心能力5.** 具有项目管理、有效沟通、领域整合与团队合作的能力**；**  **□核心能力6.** 具有运用计算机科学与技术理论及应用知识，整合计算机应用技术、数据分析应用及跨境电商运营专业，解决相关问题和进行研发或创新的能力**；**  **☑核心能力7．**具有应对计算器科学与技术快速变迁的能力，并培养自我持续学习的习惯与能力**；**  **□核心能力8．**具有理解职业道德、专业伦理、社会责任、国际观以及开拓全球视野的能力**。** | | | |
| **理论教学进程表** | | | | | | | | | |
| **周次** | **教学主题** | | **教学时长** | **教学的重点与难点** | | | **教学方式** | | **作业安排** |
| 1 | 数字系统与二进制数 | | 3 | 数字系统  二进制数  数制的转换  八进制和十六进制数  补码  带符号的二进制数  二进制码  二进制存储与寄存器  二进制逻辑 | | | 课堂讲授 | | 教材课后习题 |
| 2 | 布尔代数和逻辑门 | | 3 | 布尔代数的公理  布尔代数的基本定理和性质  布尔函数  范式与标准式 | | | 课堂讲授 | | 教材课后习题 |
| 3 | 布尔代数和逻辑门 | | 3 | 其他逻辑运算  数字逻辑门  集成电路 | | | 课堂讲授 | | 教材课后习题 |
| 4 | 门电路化简 | | 3 | 图形法化简  四变量卡诺图  和之积式的化简 | | | 课堂讲授 | | 教材课后习题 |
| 5 | 门电路化简 | | 3 | 无关条件  与非门和或非门实现  其他两级门电路实现 | | | 课堂讲授 | | 教材课后习题 |
| 6 | 门电路化简 | | 3 | 异或函数  硬件描述语言 | | | 课堂讲授 | | 教材课后习题 |
| 7 | 组合逻辑 | | 3 | 组合电路  分析步骤  设计步骤  二进制加减器  十进制加法器 | | | 课堂讲授 | | 教材课后习题 |
| 8 | 组合逻辑 | | 3 | 二进制乘法器  数值比较器  译码器  编码器  数据选择器  组合电路的HDL模型 | | | 课堂讲授 | | 教材课后习题 |
| 9 | 期中考 | |  | 期中考试 | | |  | |  |
| 10 | 同步时序逻辑 | | 3 | 时序电路  存储元件： 锁存器  存储元件： 触发器  钟控时序电路分析 | | | 课堂讲授 | | 教材课后习题 |
| 11 | 同步时序逻辑 | | 3 | 时序电路的可综合HDL模型  状态化简与分配  设计过程 | | | 课堂讲授 | | 教材课后习题 |
| 12 | 寄存器和计数器 | | 3 | 寄存器  移位寄存器  行波计数器 | | | 课堂讲授 | | 教材课后习题 |
| 13 | 寄存器和计数器 | | 3 | 同步计数器  其他计数器  寄存器和计数器的HDL描述 | | | 课堂讲授 | | 教材课后习题 |
| 14 | 存储器和可编程逻辑器件 | | 3 | 随机存取存储器  存储器译码  检纠错  只读存储器 | | | 课堂讲授 | | 教材课后习题 |
| 15 | 存储器和可编程逻辑器件 | | 3 | 可编程逻辑阵列  可编程阵列逻辑  时序可编程器件 | | | 课堂讲授 | | 教材课后习题 |
| 16 | 寄存器传输级设计 | | 3 | 寄存器传输级定义  HDL的寄存器传输级描述  算法状态机（ASM）  设计举例（ASMD流程图）  设计举例的HDL描述  时序二进制乘法器 | | | 课堂讲授 | | 教材课后习题 |
| 17 | 寄存器传输级设计 | | 3 | 控制逻辑  二进制乘法器的HDL描述  用数据选择器进行设计  无竞争设计（软竞争条件）  无锁存设计 | | | 课堂讲授 | | 教材课后习题 |
| 18 | 期末考 | |  | 期末考试 | | |  | |  |
| **合计：** | | | 48 |  | | |  | |  |
| **成绩评定方法及标准** | | | | | | | | | |
| **考核形式** | | **评价标准** | | | | | | **权重** | |
| 平时成绩 | | 考勤,作业缴交次数、质量，平时小考 | | | | | | 40% | |
| 期中考核 | | 1. 评价标准：按照试卷参考解答及评分标准给分。  2. 要求：能灵活运用所学自动控制原理知识和方法进行求解，独立、按时完成考试。 | | | | | | 30% | |
| 期末考核 | | 1. 评价标准：按照试卷参考解答及评分标准给分。  2. 要求：能灵活运用所学自动控制原理知识和方法进行求解，独立、按时完成考试。 | | | | | | 30% | |
| **大纲编写时间：**2019年3月12日 | | | | | | | | | |
| **系（部）审查意见：**  系（部）主任签名：日期： 年 月 日 | | | | | | | | | |